高级计算机系统结构部分知识点整理
1、高级计算机系统结构：Advanced Computer Architecture（ Parallel Computer）：The computer system constituted by many process units of mutual communication for solving some large-scale applications。翻译：由多个处理单元组成的计算机系统，相互通信和协作，能快速求解大型复杂问题
2、第一章 绪论3.MIPS 处理机的运算速度 MIPS=Fz*IPC Fz处理机的主频；IP觊皱筠桡C每个时钟周期平均执行指令数4.计算机技术快速愉桴狁焕进步的原因：计算机生产技术的发展—集成电路技术IC）；计算机设计的创新—计算机系统结构。5.2004年，Intel取消了高性能单核处理器项目，和其他公司一起宣布：为了获得更高性能的处理器，应当提高一个芯片上集成的核心数目，而不是加快单核处理器的速度。历史性转折的里程碑信号处理器性能的提高从单纯依赖指令级并行（ILP）转向数据级并行（DLP）和线程级并行（TLP）6.体系结构研究的内容:--进一步提高单个微处理器的性能（光速极限问题）--基于微处理器的多处理器体系结构--全面提高计算机系统性能：可用性、可维护性、可缩放性--新型器件的处理器：如光计算机；新原理的计算机（生物、分子、量子、DNA计算机）7.应用程序中主要有以下两种并行：数据级并行（DLP）：其出现是因为可以同时操作许多数据项任务级并行（TLP）：其出现是因为创建了一些能够单独处理但大量采用并行方式执行的工作任务.8. 计算机硬件以如下四种主要方式来开发这两种类型的并行性：[1]指令级并行：在编译器的帮助下，利用流水线等思想适度开发数据级并行，利用推理执行等思想以中等水平开发数据级并行；[2]向量体系结构和图形处理器（GPU）：将单条指令并行应用于一个数据集，以开发数据级并行[3]线程级并行：在紧耦合硬件模型中开发数据级并行或任务级并行，允许在并行线程之间进行交互；[4]请求级并行：在程序员或操作系统指定的大量去耦合任务之间开发并行性。9.计算机系统性能指标:时钟周期：CPU是由一个恒定周期（τ，以ns表示）的时钟驱动。时钟频率：周期的倒数是时钟频率 f=1/τ，以MHz表示CPI（Cycles Per Instruction）:每条指令时钟周期数CPI=程序的CPU时钟周期数/指令数IC时钟周期=IC ×CPI10.程序访问的局部性原理：经验规律—90%～10%规律： 一个程序90%的执行时间花费在仅10%的代码中。程序局部性意味着可以根据一个程序最近访问的指令数据，比较准确的预测它近期会使用哪些内容，局域性原理也适用于数据访问，不过不像代码访问那样明显。11. Amdahl定律 -----应用：使用该定律可改善“系统瓶颈”性能。基本思想：系统优化某部件所获得的系统性能的改善程度，取决于该部件被使用的频率，或所占总执行时间的比例。作用：[1]利用Amhahl定律，可以计算出通过改进计算机某一部分而获得的性能增益[2]使用某一种快速执行模式获得的性能改进受限于可使用此种快速执行方式的时间比例.加速比：对某一计算机进行某种性能升级，在采用这一升级时计算机性能的提高。定义为：加速比=整个任务采用该升级时的性能/整个任务未采用该升级时的性能 =整个任务在采用未升级时的执行时间/整个任务采用该升级时的执行时间与原计算机相比，通过升级的计算机上运行一个任务可以加快多少加速比取决于以下两个因素：1)原计算机计算时间中可升级部分所占的比例 fe <=1，称为升级比例2)通过升级得到的改进。该值等于原执行时间除以改进后的执行时间re>1，称为升级加速比.12.举例：某功能处理时间为系统原来时间的40%，将其处理速度加快10倍后，整个系统性能提高多少？已知: fe=0.4，re=10，利用Amdahl定律，则 Sp=1.56Amdahl定律阐述了一个回报递减规律：如果仅改进一部分计算的性能，在增加改进时，所获得的加速比增量会逐渐减小.推论：若某一升级仅对一项任务的一部分使用，则该任务的总加速比不会超过一个数值.13.软硬件取舍原则
7、第七章1. 指令级并行性概念：指令间潜在的重叠执行方式称为指令级并行性。利用指令级并行性主要可分为两个方法： ■依赖于硬件，动态的发禊耗髻编现和开发指令级并行性 ■依赖于软件技术，在编译阶段静态的发现并行性2. 流水线机器的CPI等于基本CPI与各种停顿所使用的周期数的和，即： 流水线CPI =理想流水线CPI +结构停顿+数据冒险停顿+控制停顿 其中，理想流水线CPI指在执行过程中可能达到的最大值。通过减少右边等式各项的值，可以使流水线CPI达到最小。3. 三种不同类型相关：【1】.数据相关（Data dependences） (also called true data dependences，亦称真数据相关)数据相关：如果下面的条件之一成立，则指令j数据相关于指令i： ■ 指令j可能会引用指令i的结果 ■ 指令j数据相关于指令k，而指令k数据相关于指令i条件二表明：如果两条指令间存在由第一种类型的相关组成的相关链，则这两条指令也是相关的数据相关会限制指令级并行度的开发克服方法有以下两种： ■在保持相关的情况下避免冒险 ■代码转换消除相关。【2】名字相关（name dependences）名字相关发生在使用相同的寄存器或存储器单元（称为名字）的两条指令之间。名字相关种类： a指令i和j之间的反相关：指令i读一个寄存器或存储单元，而指令j写该寄存器或存储器单元。 b. 输出相关：指令i和指令j写相同的寄存器或存储器单元时发生 当存在上述情况时必须保证指令的原始执行顺序。 克服方法：寄存器重命名[3].控制相关（control dependences ）决定与转移指令有关的指令执行顺序以保证其正确执行。 一般来说控制相关会带来两类的限制： ■与某一转移相关的指令不能被移动到该转移之前，否则会使指令的执行不再受控于该转移。比如不能将if语句的then部分指令移到if之前。 ■与某一转移无关的指令不能被移动到该转移之后，否则会使指令的执行受控于该转移。比如不能将if语句之前的指令移到该if语句的then部分。4.数据冒险（Data Hazard）如果两条相关指令在执行顺序中足够接近，使得它们在执行期间产生重叠，并且这种重叠会使访问相关操作数的顺序发生改变，此时就会发生数据冒险。 可能的数据冒险包括： RAW, WAR, WAW (依据流水线必须保护的程序顺序来对冒险命名)
